SiliconReef
Banner

Processo de Desenvolvimento

Processo de Desenvolvimento

Nosso processo de desenvolvimento consolidado e maduro proporciona produtos de alta qualidade com interações e calendário definidos

Requisitos (Cliente e Engenheiro de Aplicação) – Duração (1-2 semanas)

  • Capturar requisitos do cliente
  • Preencher a Lista de Requisitos do Cliente
  • Elaborar o documento de Especificação do CI

Cotação (Departamento de Vendas) – Duração (1-2 dias)

  • Analisar o custo NRE
  • Avaliar o custo unitário
  • Estimativa de esforço e tempo
  • Fornecer cotação

Arquitetura e Particionamento (Equipe de Engenharia) – Duração (2 semanas)

  • Analisar requisitos e funcionalidades do CI
  • Determinar a arquitetura do CI
  • Atualizar a Especificação do CI
  • Documentos preliminares de Especificação dos Blocos

AModelagem do CI (Cliente e Equipe de Engenharia) – Duração (2-6 semanas)

  • Modelo comportamental dos blocos internos
  • Simulação dos modelos comportamentais dos blocos
  • Atualizar Especificação dos Blocos
  • Integração no modelo comportamental do CI
  • Simulação do modelo comportamental do CI
  • Atualizar documento de Especificação do CI

Projeto de Bloco (Equipe de Engenharia) – Duração (4-6 semanas cada)

  • Determinar arquitetura interna do bloco
  • Detalhar o documento de Especificação do Bloco
  • Implementar e validar o esquemático do bloco
  • Captura de esquemático no nível de transistor do bloco
  • Projeto da interface de teste e captura de esquemático
  • Simulação
  • Layout
  • DRC e LVS
  • Back annotation/extração de parasitas
  • Simulação Pós-Layout
  • Atualizar documento de Especificação do Bloco

Verificação do CI (Equipe de Engenharia) – Duração (2-8 semanas)

  • Elaborar Plano de Verificação do CI
  • Rodar simulações comportamentais
  • Identificar e corrigir problemas
  • Rodar simulações comportamentais novamente
  • Atualizar Plano de Verificação do CI

Montagem do Chip (Equipe de Engenharia) – Duração (4-12 semanas)

  • Integração dos blocos do sistema (chip)
  • Definir estratégia de entrada/saída e integrar com o sistema (chip)
  • Simulação pós-layout do chip por inteiro
  • Tape-out

Validação em Silício (Cliente e Equipe de Engenharia) – Duração (4-8 semanas)

  • Elaborar Plano de Testes do CI
  • Preparação do Bring-up
  • Testes de Bring-up
  • Atualizar Plano de Teste do CI